Strukturbaum
Keine Einordnung ins Vorlesungsverzeichnis vorhanden.
Veranstaltung ist aus dem Semester
SoSe 2023
, Aktuelles Semester: WiSe 2023/24
| |||||||||||
|
|||||||||||
Entwurf digitaler Systeme für FPGAs Praktikum Sprache: Deutsch Belegpflicht | |||||||||||
(Keine Nummer) Praktikum SoSe 2023 3 SWS jedes 2. Semester https://moodle.uni-due.de/enrol/index.php?id=3912 | |||||||||||
Lehreinheit: | Elektrotechnik und Informationstechnik | ||||||||||
M-EIT(ME)-19, Elektrotechnik und Informationstechnik | |||||||||||
M-EIT(EP)-19, Elektrotechnik und Informationstechnik | |||||||||||
M-EIT(ES)-19, Elektrotechnik und Informationstechnik | |||||||||||
EIT MA TI, EIT Master-Studiengang "Elektrotechnik und Informationstechnik" Vertiefungsrichtung Technische Informatik ( 2. Semester ) | |||||||||||
15 M.Sc., ISE/Embedded System Engineering (Master of Science) ( 2. Semester ) | |||||||||||
Zugeordnete Lehrpersonen: | Grabmaier verantwort , Wiss. Mitarb. begleitend | ||||||||||
|
|||||||||||
Termin: | Dienstag 13:00 - 16:00 wöch. | Raum : BB 211 BB | |||||||||
BB 211 | |||||||||||
Kommentar: | Zum Inhalt: Ein FPGA (Field Programmable Gate Array) stellt ein sehr mächtiges Tool in den Händen von Entwicklern dar. Es beinhaltet logische Gatter und FlipFlops, die mit Hilfe einer Hardwarebeschreibungssprache, z.B. Verilog oder VHDL miteinander verschaltet werden können, um so individuelle digitale Logik zu realisieren. Hierbei können einfache Logikfunktionen, komplexere Module (UART, SPI, I2C, etc.), bis hin zu komplexen Gesamtsystemen wie Mikrocontrollern, Mikroprozessoren und GPU’s erzeugt werden. Durch hohe Clockfrequenzen von z.B. 400 MHz kann eine hohe Datenverarbeitung erreicht werden. Ihre Wiederbeschreibbar- und somit Wiederverwendbarkeit stellt einen weiteren Vorteil dieser Bauteile dar. In diesem Praktikum werden Sie an die Nutzung von FPGA’s herangeführt. Hierfür werden Sie in den einzelnen Terminen Lösungen zum Thema in der Hardwarebeschreibungssprache Verilog programmieren und auf einem FPGA-Board testen. Als FPGA-Board wird das „Genesys Board“ mit einem Xilinx Virtex 5 Chip eingesetzt. Eine Einführung in die Sprache Verilog erfolgt am ersten Veranstaltungstermin. Eine weitere Vertiefung der Sprache ist aber darüber hinaus erforderlich um die Aufgaben erfolgreich umzusetzen. Zugehörige Literatur kann aus der Bibliothek BA bezogen werden. Inhalte der einzelnen Versuchsmodule:
|
||||||||||
Bemerkung: | Eine Anmeldung zur Teilnahme ist erforderlich und erfolgt über die Einschreibung in den zugehörigen Moodle-Kurs (s. Link). Die Teilnehmerzahl ist auf 9 Teilnehmer begrenzt. Die vorhergehende Teilnahme an der Veranstaltung "Digitale Schaltungstechnik" im WS wird empfolen, ist aber nicht Teilnahmevoraussetzung. |
||||||||||